2対4デコーダとエンコーダ回路のVerilog設計手法
2対4デコーダの論理構成
2ビットの選択信号に基づき、4本の出力線の中から1本のみをアクティブレベルに切り替える組合せ回路です。制御信号が非アクティブの場合は全出力がリセットされます。
module dec_2to4 (
input wire enable_ctrl,
input wire [1:0] addr_sel,
output reg [3:0] led_drv
);
always @(*) begin
if (enable_ctrl) be ...
7月12日 23:31 投稿
FPGAを用いたSSD1306搭載0.96インチOLEDのSPI制御設計
SSD1306コントローラとSPI配線仕様0.96インチモノクロOLEDモジュールの内部駆動にはSSD1306チップが採用されており、ホストとの通信には6800/8080パラレルバス、I²C、またはSPIのいずれかを選択可能です。本設計では7ピン仕様のモジュールを対象とし、SPIモードによる単方向マスター通信を実装します。SSD1306はホストから送信されたコマンドと描画データのみを受信するス ...
5月18日 07:45 投稿