Vivadoにおけるset_clock_groupsの詳細と時鐘グループ制約の活用
Vivadoのタイミング解析エンジンは、デフォルトで設計内のすべてのクロック間パスを解析対象とする。しかし、特定のクロック間パスを意図的に解析から除外したい場合、set_clock_groups制約を使用することで、不要なタイミングチェックを無効化できる。
クロック間の関係性
2つのクロックの関係は、以下の3種類に分類される：
同期クロック（Synchronous）：共通の基準 ...
7月21日 01:59 投稿
マルチクロックドメインにおけるSDC制約とタイミング対応手法
本設計ではAXIバスに400MHz、AHBに200MHz、APBに100MHzの同期クロックを用いており、これらはPLLから生成された400MHzクロックを段階的に2分周して得られる派生クロックである。さらにJTAG用の非同期1MHzクロックも存在し、全体として複数のクロックドメインを扱う必要がある。
派生クロックの制約において重要なのは、RTL内で分周クロックをどのように生成し、どのノード ...
5月31日 07:26 投稿