Design Compilerを用いたハードウェア合成の実践ガイド
ハードウェア合成の基本原理
ハードウェア記述言語(HDL)から物理回路を生成する合成処理は、主に3段階で構成される。最初にHDL記述を技術非依存のRTLネットリストに変換（変換フェーズ）、次にターゲット技術ライブラリの論理素子へマッピング（マッピングフェーズ）、最後に遅延や面積の制約条件に基づきネットリストを最適化（最適化フェーズ）する。
Verilog記述と回路 ...
5月18日 10:19 投稿
数値表現と高速算術回路のVerilog実装
1. 基礎的な数値表現
1.1 10進数と16進数の相互変換
10進整数を16進数に変換する方法は主に2つある。
方法1：10進数を2進数に変換（除2取余法）し、その2進数を下位から4ビットずつ区切り、各グループを16進数に置き換える。
方法2：10進数を直接16で割り続け、余りを下位から並べる（除16取余法）。
例：3010 → 1E16
1.2 原码・反码・補数表現
原码：最上位ビットが符 ...
5月17日 18:08 投稿