Altium DesignerにおけるSTM32リセット回路設計の実践ガイド

Altium DesignerにおけるSTM32リセット回路設計の実践ガイド：回路原理から基板配置まで

開発者が直面する典型的な問題として、プログラム書き込み後のSTM32ボードが起動しない、または正常動作中に突然リセットされるといった現象があります。また、ST-Linkによるダウンロード時に「NRST not connected」というエラーが発生することも少なくありません。

これらの問題は、約90%の確率でリセット回路に原因があります。

初心者にとってNRSTピンは単なる入力端子であり、抵抗とコンデンサを接続するだけで済むと考えがちです。しかし、この一見単純な回路こそが、システムの信頼性ある起動と安定した動作を決定づける重要な要素です。Altium Designerで回路図記号を正しく描画し、配線を行うことは基本的なステップに過ぎません。真の試練は、その背後にある工学的思考にあります。

リセットの重要性：単なる「再起動ボタン」以上の意味

まず確認しておきたいのが、「あなたのSTM32は本当に毎回正しく起動しているか？」という問いです。

多くのプロジェクトは実験室環境では正常に動作しますが、実際の現場（産業機器や車載機器など）に導入すると奇妙な問題が発生します：

電源投入時の起動失敗
プログラムの暴走
頻繁な自動リセット
デバッグインターフェースへの接続不能

これらはすべてリセット信号の不安定さが原因である可能性が高いです。

STM32には内部的にPOR（パワーオンリセット）およびPDR（パワー・ダウン・リセット）モジュールが組み込まれていますが、これは基本的な保護機能に過ぎません。実際の電源立ち上がりプロセスは非常に複雑で、電圧の緩やかな上昇、揺らぎ、ノイズ干渉などが含まれます。このような状況では、内部機構だけでは不十分です。

重要な事実：STM32のNRSTピンは、有効なリセットを実行するために最低でも20μsのローレベル継続時間を必要とします（具体的な値はデータシートを参照）。電源の立ち上がりが遅すぎたり、ノイズ干渉によりパルス幅が不足したりすると、MCUは不定状態に入ることがあります。

NRSTピンの特徴：入力端子と思いきや非常に「脆弱」

NRSTはローレベル有効な入力ピンですが、通常のGPIOほど堅牢ではありません。以下の重要な特性を理解しておく必要があります：

特性	説明
ローレベル有効	リセットを実行するには最低20μs以上ローレベルを維持
最大耐圧	通常VDD + 0.3Vを超えてはならない、超過でIO破損の可能性
内部弱プルアップ	一部モデルには約40kΩの内部プルアップあり
高感度性	EMI/ESD干渉を受けやすく、誤動作リスクが高い

つまり：

外部プルアップ抵抗がない場合、NRSTがフローティング状態になり、ランダムリセットが発生する可能性がある
ノイズ源に近い長距離配線では、電磁干渉により誤動作を引き起こす可能性がある
電源の不安定性により、リセットパルス幅が不足し、MCUが中途半端な状態で起動する可能性がある

主要リセット方式比較：RC方式、マニュアルリセット、監視ICの選択

方式1：最もシンプルなRCリセット回路

これは教科書的な古典設計で、コストが極めて低く、学習やプロトタイプ検証に適しています。

基本構成

VDD ──┬── R_pullup (10kΩ) ── NRST ── C_timedelay (1μF) ── GND
      │
     GND

動作原理

電源投入時、コンデンサは短絡状態とみなされ、NRSTはローになります。充電が進むにつれて電圧が上昇し、ハイレベルしきい値（約0.7×VDD）に達するとリセットが終了します。

リセット遅延時間の概算：

t ≈ 1.1 × R_pullup × C_timedelay

例：R_pullup = 10kΩ, C_timedelay = 1μF → t ≈ 11ms（ほとんどのシナリオで十分）

推奨パラメータ（Altiumでの使用）

R_pullup	C_timedelay	遅延時間	適用シナリオ
10kΩ	100nF	~1.1ms	高速起動システム
10kΩ	1μF	~11ms	汎用設計
4.7kΩ	2.2μF	~11ms	広温域環境対応

方式2：マニュアルリセット付きボタン回路

デバッグ必須機能です。誰もがコードの誤記で「ロックアウト」された経験があります。

標準設計

          ┌────────────┐
          │            │
NRST ──┬──┴── R_extpullup (10kΩ) ── VDD
      │
      ├── C_debounce (100nF)
      │
     ─┴─ SW_manual (タクトスイッチ)
      │
     GND

設計上の要点

プルアップ抵抗：必ず追加、10kΩ推奨
フィルタコンデンサ：スイッチ両端に並列接続、機械的チャタリング除去、100nF推奨
基板配置：スイッチはMCUにできるだけ近接させる
命名規則：Altiumでは`SW_RESET`と命名し、ネット名は`NRST`とする

方式3：専門家向け選択肢――専用リセットチップ

製品レベルの設計を行う際には、リセット監視ICの使用を検討する必要があります。

一般的な型番：

MAX811/IMP811：3ピン、固定しきい値（3.08V）、定番選択
TPS3823：超低消費電流（5μA）、バッテリー機器向け
SGM811：国産代替品、コストパフォーマンス良好

接続方法

VCC ── VCC (監視IC)
GND ── GND
RESET_OUT ── NRST

内部オープンドレイン出力のため、VDDへのプルアップ抵抗（10kΩ）が必要です。

Altium Designerでの実装方法

多くの問題はEDAツールの使用方法に起因します。以下は実戦経験に基づくポイントです。

1. 回路図作成の規範

標準ライブラリの`RESET`または`Push Button`記号を使用
NRSTネットは統一命名（`NRST`または`MCU_RESET`）
注釈を追加：「外部リセット回路、短くしてノイズ源から離す」
「Reset_Section」サブ回路ブロックを作成し、モジュール管理を容易にする

2. PCB配置配線の黄金律

ルール	説明
配線最小化	NRST配線は可能な限り短く、理想は2cm未満
干渉源からの距離確保	CLK、SWD、電源スイッチング素子との並行配線を避ける
コンデンサの近接配置	リセットコンデンサはMCUピンに密接配置
片面配置優先	全リセット部品をトップ層に配置し、ビアによるインピーダンスを回避
ケープアウト領域追加	リセットライン周囲に配線禁止領域を設定

3. DRCルール設定の提案

AltiumのDesign Rule Editorで新しいルールを追加：

名前: Reset_Net_Class
スコープ: Net = 'NRST'
設定:
  - クリアランス: 他のネットに対して10mil
  - 配線幅: 最小8mil、推奨10mil
  - 高速: 並列走行長さ < 50mil を有効化

ファームウェア側の対応

ハードウェア設計が完了しても、ソフトウェア側の対応は欠かせません。

STM32は現在の起動におけるリセットソースを読み取るためのレジスタ群を提供しています。これを利用することで、故障診断が可能になります。

void verify_reset_cause(void)
{
    if (__HAL_RCC_GET_FLAG(RCC_FLAG_PORRST))
    {
        debug_print("Power-on reset detected\r\n");
    }
    else if (__HAL_RCC_GET_FLAG(RCC_FLAG_PINRST))
    {
        debug_print("External reset via NRST pin\r\n");
    }
    else if (__HAL_RCC_GET_FLAG(RCC_FLAG_BORRST))
    {
        debug_print("Brown-out reset occurred\r\n");
    }
    else if (__HAL_RCC_GET_FLAG(RCC_FLAG_SFTRST))
    {
        debug_print("Software reset triggered\r\n");
    }

    __HAL_RCC_CLEAR_RESET_FLAGS();
}

トラブルシューティングガイド

問題現象	根本原因	解決策
ダウンロード失敗、NRSTエラー表示	NRST未プルアップまたはハンダ不良	10kΩプルアップ追加、ハンダ点検
電源投入時の起動不調	RC時定数過小または電源立ち上がり遅延	リセットIC採用またはC値増加
動作中の不意のリセット	NRST線へのEMI結合	TVS保護追加（SM712等）、配線最適化
複数基板間の動作差異	電解コンデンサの温度特性影響	NPO/X7Rセラミックコンデンサ採用
マニュアルリセット無効	スイッチ未接地または接触不良	回路導通確認、セルフチェック追加

高度な設計思考

基本設計を習得した後、以下の高度なアプローチを試すことができます：

ウォッチドッグタイマーとの組み合わせによる二重保証
マルチ電源システムにおけるリセット同期
サプライチェーンリスクに対応した国産代替品選定

タグ: STM32 Altium Designer リセット回路 PCB設計電子回路

6月24日 00:19 投稿

異端開発室

Altium DesignerにおけるSTM32リセット回路設計の実践ガイド